#fpga

How Agentic AI Accelerates Edge AI Software Development, Industrial Edge Analytics, Agilex FPGAs: Embedded Week Insights

Edge AI software development đang được thúc đẩy bởi agentic AI, giúp giảm thời gian phát triển các ứng dụng tại biên. Công nghệ này cho phép tự động hóa quy trình triển khai models trên các thiết bị có tài nguyên hạn chế như industrial edge devices. Các giải pháp Agilex FPGAs thế hệ mới mang lại hiệu năng cao cho các ứng dụng quốc phòng, hỗ trợ xử lý dữ liệu thời gian thực tại chỗ. Sự phát triển này cho thấy xu hướng tích hợp sâu AI vào hệ thống edge computing, tạo điều kiện cho các ứng dụng IoT và công nghiệp thông minh hiệu quả hơn.

Bài viết cung cấp cái nhìn toàn diện về những tiến bộ mới nhất trong công nghệ AI tại edge, agentic AI và FPGA Agilex giúp lập trình viên nắm bắt xu hướng phát triển phần mềm tại biên.

Porting Video Games To VHS

Một dự án tự do tái tạo các trò chơi video dựa trên băng VHS, vượt xa kỷ nguyên súng light đơn giản của ActionMax bằng cách lưu trữ dữ liệu trò chơi và luồng video trực tiếp trên băng. Sử dụng bo mạch DE1-SoC FPGA và vi điều khiển RP2350, băng VHS chứa cả dữ liệu trò chơi dạng nhị phân và luồng video được giải mã qua đầu vào video composite. Các bản minh họa bao gồm hiệu ứng nền video Super Mario Bros, phiên bản tái tạo của Night Trap, và một biến thể Doom sử dụng các đoạn video được ghi trước với các sự kiện hành động nhấn nút được định thời gian. Tệp nguồn đang được chia sẻ trên kho GitHub đang được phát triển.

Dự án FPGA và microcontroller này mở ra khả năng chơi game tương tác độc đáo từ băng VHS bằng cách kết hợp dữ liệu game và video stream.

Jeffery Lim wants to open up cloud research

As an MIT Lincoln Laboratory Scholar, cybersecurity engineer Jeffrey Lim developed a hardware platform that replicates a key component of modern cloud infrastructure. The platform could help researchers to realistically design, develop, and test cloud technologies.

Cheap FPGA Board Becomes Retro-Style Computer

ThePartsBin set up the Tang Nano 9K FPGA board as a retro-style computer. The board uses a Gowin GW1NR-9C FPGA with just 8,640 LUTs, enough to run a 36 MHz RISC-V CPU with 8 MB of RAM, HDMI, 48 kHz stereo audio, two USB ports and an SD card reader. ThePartsBin ported Doom, Tyrian, System Shock and Ultima VII, all running at playable speed at 720 x 480 resolution. The project required many compromises to fit these 1990s games on the limited hardware.

Altera Brings FPGAs to Physical AI With Agilex 2X and an Agentic Design Assistant

Altera launches Agilex 2X FPGAs and SoCs for physical AI and adds an AI Agent to its Quartus Prime design tool.

2026 Retrocomputing Challenge: Custom RISC-V Processor For Retro System

A custom RISC-V CPU was built on an FPGA and used to run a retro gaming console. The system runs on a Terasic DE0-Nano board with 32 MB of RAM and boots into a launcher with 32 games. A 64×32 display limitation keeps the same aspect ratio as the original DOOM while sustaining 45 FPS. The project writeup covers bare metal design, the CPU itself, video signal timing, and a Wolfenstein-style raycaster implementation.

Streamlined Development Platforms Are Now Critical to Edge AI Deployment

Streamlined development platforms are now critical to edge AI deployment as larger AI/ML models raise complexity, time, and cost across embedded workflows.

Making a VGA Driver in SystemVerilog

Dự án thực hành thiết kế logic số đã phát triển driver VGA trong SystemVerilog trên FPGA. Thiết kế chia tần đồng hồ 50MHz của bo mạch xuống 25MHz bằng module toggle đơn giản, sau đó sử dụng bộ đếm để theo dõi 800 điểm ảnh ngang và 525 điểm ảnh dọc bao gồm vùng sync và porch. Mux mở rộng 10 switch của bo DE10-lite thành không gian màu 4,096 của VGA. Lab thứ hai tải hình ảnh Asterix từ ROM FPGA và tác giả thêm kênh alpha trong suốt, cuối cùng sử dụng phép nhân thực tế sau khi thử kỹ thuật bit-shift gây hiện tượng làm tròn.

Bài viết này giúp bạn hiểu cách thiết kế driver VGA chuyên nghiệp trong SystemVerilog từ khâu cơ bản đến kỹ thuật nâng cao như xử lý alpha-channel.

Apex Compute

Apex Compute xây dựng Unified Engine, bộ tăng tốc AI cho thiết bị edge, và Apex GPU để bổ trợ đồ họa. Trên FPGA, Unified Engine giải mã Gemma 3 1B nhanh hơn 2.06 lần so với NVIDIA Jetson Orin Nano với cùng mức công suất 4.5 W. Sự vượt trội về hiệu năng này cho thấy tiềm năng của Unified Engine trong xử lý AI tại edge. Bài viết cung cấp số liệu cụ thể về hiệu suất và tiêu thụ năng lượng, giúp đánh giá so sánh trực tiếp với giải pháp của NVIDIA. Lập trình viên quan tâm đến embedded AI nên xem xét kỹ thuật đằng sau sự khác biệt hiệu năng này.

Apex Compute Unified Engine trên FPGA xử lý Gemma 3 1B nhanh hơn đáng kể so với NVIDIA Jetson Orin Nano với cùng mức năng lượng tiêu thụ.

Laser Fault Injection on a Budget: RP2350 Edition

Vào tháng 8 năm 2024, Raspberry Pi giới thiệu microcontroller RP2350 với các tính năng bảo mật mới như Secure Boot. Tại DEFCON 2024, một thử thách hack RP2350 được triển khai và tác giả đã phát thành công platform Laser Fault Injection tùy chỉnh để vượt qua nó. Bằng cách tiêm một lỗi laser duy nhất, tác giả có thể bypass cơ chế Secure Boot trên RP2350. Bài viết cung cấp chi tiết kỹ thuật về platform tùy chỉnh và file sản xuất cho ai muốn tự chế tạo, giúp hiểu rõ hơn về lỗ hổng bảo mật trong vi điều khiển.

Bài viết tiết lộ cách chế tạo platform chi phí thấp để thực hiện tấn công fault injection bypass Secure Boot trên RP2350.

The FPGA Chronicles: Ready To Probe

A tutorial on using GOWIN's built-in logic analyzer (GAO) with the Tang Nano 20K FPGA board, covering GAO configuration file setup, Standard vs Lite mode, and RTL mode for probing signals. The bulk of the content walks through Verilog fundamentals needed to understand the example design: clocks and why synchronous logic matters, default nettype pitfalls, module instantiation with parameters, blocking vs non-blocking assignments, debounce logic for mechanical switches, and metastability in flip-flops. The example design drives LEDs and implements a UART echo/increment function using GOWIN IP blocks, with a companion video demonstrating the logic analyzer in action and source files available on GitHub.

Configurable RISC-V soft-cores with DDR3, LPDDR4x, and HyperRAM for Efinix FPGAs

Efinix vừa ra mắt Sapphire RV64 SoC, một bộ xử lý mềm RISC-V 64-bit có thể tùy chỉnh dành cho FPGA dòng Titanium và Trion. Bộ xử lý này hỗ trợ bộ nhớ DDR3, LPDDR4x và HyperRAM với băng thông lên đến 3.2 GB/s qua giao diện AXI. SoC này sử dụng core RISC-V chính theo standard RISC-V Privileged Architecture Specification (privileged v1.11) và có thể tùy chỉnh từ đơn giản đến nhiều nhân xử lý. Đây là giải pháp hữu ích cho các nhà phát triển cần một CPU mạnh mẽ, linh hoạt với nhiều tùy chọn bộ nhớ khác nhau.

Bài viết giúp bạn hiểu cách cấu hình và triển khai hiệu quả các nhân RISC-V mềm với bộ nhớ DDR3, LPDDR4x và HyperRAM trên FPGA Efinix.

The FPGA Chronicles: Open Source It

Bối cảnh: Bài viết hướng dẫn sử dụng APIO, một công cụ open-source thay thế cho phần mềm độc quyền GOWIN khi làm việc với bo Tang Nano 20K. Nguyên nhân kỹ thuật: APIO gặp conflict với libreadline và yêu cầu cấu hình file apio.ini để quản lý riêng môi trường SRAM và flash. Hệ quả: Người dùng được hướng dẫn chi tiết từ cài đặt extension trên VS Code, lập trình clock qua terminal, đến viết testbench với GTKWave. Điều đáng học: Mặc dù APIO cung cấp linting và simulation tốt hơn, nhưng việc thay thế các IP blocks, logic analyzer và editor GUI constraints của GOWIN vẫn còn nhiều thách thức trong môi trường open-source.

Đọc bài này giúp lập trình viên FPGA khám phá một công cụ mã nguồn mở mạnh mẽ như APIO thay thế cho phần mềm độc quyền, đồng thời hiểu rõ lợi thế và hạn chế của mỗi phương pháp.

Sorter

Satnam Singh đã tạo ra một công cụ Sorter với khả năng sắp xếp danh sách email theo độ quan trọng dựa trên frequency, recency và engagement. Công cụ sử dụng các thuật toán machine learning để phân tích lịch sử tương tác và gán điểm cho từng email. Người dùng có thể cá nhân hóa các tiêu chí sắp xếp để phù hợp với nhu cầu công việc cụ thể. Sorter tích hợp với hệ thống email hiện tại và hỗ trợ cả Gmail và Outlook, giúp tiết kiệm thời gian tìm kiếm email quan trọng.

Sorter cung cấp kiến thức sâu về thuật toán sắp xếp từ chuyên gia hàng đầu Satnam Singh.

Efinix Adds 64-Bit RISC-V SoC with Linux and DDR Support

Efinix introduces the Sapphire RV64 SoC, targeting FPGA-based applications that need greater processing performance.

Synthetic Aperture Radar Drone Gets Interferometric Imaging

Một dự án DIY vừa phát triển công nghệ SAR drone với khả năng ảnh can thiệp interferometric, dựa trên dự án SAR drone trước đó. Tác giả đã tăng độ chính xác định vị GPS bằng kỹ thuật RTK/PPK, ổn định radar phase-locked loop, và tối ưu tốc độ ghi dữ liệu thô lên SD card với nén tùy chỉnh. Bằng phần mềm so sánh dữ liệu phase từ hai lần bay ở độ cao khác nhau, hệ thống tạo được bản đồ địa hình các mục tiêu quan sát. Điều đáng học hỏi là phương pháp xử lý dữ liệu interferometric từ thiết bị DIY với chi phí thấp, chứng minh khả năng triển khai công nghệ radar tiên tiến ở quy mô nhỏ.

Dự án SAR drone với công nghệ interferometric imaging cải thiện định vị GPS bằng RTK/PPK và tạo bản đồ địa hình từ dữ liệu pha, mang lại khả năng quan sát địa chất từ trên không với độ chính xác vượt trội.

The FPGA Chronicles: Exploring The Tang Nano 20K

An introduction to FPGA development using the inexpensive Tang Nano 20K board and its GOWIN GW2AR-18 chip, covering why FPGAs matter, the board's specs (20,736 LUT4s, 15,552 flip-flops, 8MB SDRAM, 48 multipliers), the standard HDL-to-bitstream workflow, a simple Verilog example wiring switches to LEDs, and practical notes on getting GOWIN's Linux IDE and USB programmer working, including udev rule fixes. Promises further installments on open-source toolchains, synchronous logic, and the built-in logic analyzer.

FPGA For All — CERN Releases “colibri” VHDL Library

CERN đã phát hành thư viện VHDL mã nguồn mở "colibri" chứa hơn 100 thành phần, hàm và thủ tục cho phát triển FPGA, bao gồm cả các triển khai SPI và I2C. Thư viện được phát triển nội bộ để tối ưu hóa thiết bị gateway cho các thí nghiệm dữ liệu lớn tại CERN và độc lập với nhà cung cấp. Thư viện đã được kiểm tra trên nhiều nền tảng FPGA, bao gồm cả testbench tự kiểm tra và formal verification cho một số thành phần - điều hiếm thấy trong thế giới FPGA. Bạn có thể tải toàn bộ thư viện này từ GitLab.

CERN đã phát triển thư viện colibri với hơn 100 thành phần giúp phát triển FPGA hiệu quả, độc lập nhà cung cấp và được kiểm thử đa nền tảng.

2026 Hackaday Supercon: Announcing Our First Round Of Speakers

Hackaday công bố danh sách diễn giả đầu tiên cho Supercon 2026 diễn ra từ 6-8/11 tại Pasadena. Các buổi thảo luận bao gồm nhiều dự án kỹ thuật như thiết bị HDMI chặn quảng cáo với ML, chạy DOOM trên RISC-V FPGA, hay nén video nhạc thành 65KB cho MCU. Đáng chú ý có bài về thiết kế ASIC GPU mã nguồn mở và Linux port đến MCU NOMMU/Yocto. Nếu bạn quan tâm đến hardware hacking, open-source ASIC hay các dự án DIY sáng tạo, sự kiện này sẽ cung cấp nhiều kiến thức giá trị từ các chuyên gia hàng đầu.

Bài này cung cấp cái nhìn toàn diện về các dự án phần cứng và kỹ thuật độc đáo sẽ trình diễn tại sự kiện Hackaday Supercon 2026, giúp lập trình viên mở rộng kiến thức và tìm kiếm cảm hứng sáng tạo.

RaiderChip Tests Voice-Directed Robot Control on a GenAI NPU

RaiderChip thực hiện kiểm soát robot Unitree bằng giọng nói lên trên một NPU GenAI duy nhất trong môi trường MuJoCo. Công nghệ này cho phép kết hợp lập trình GenAI và các policy robot thời gian thực trên cùng một phần cứng. Việc kiểm chứng này chứng minh khả năng xử lý voice-directed control với độ trễ thấp trên nền tảng NPU GenAI. Kết quả nghiên cứu mở ra hướng mới cho việc tích hợp AI tiến vào hệ thống robot điều khiển bằng giọng nói. Các lập trình viên quan tâm đến robot control có thể tìm hiểu thêm về cách tối ưu hóa policy scheduling trên NPU GenAI.

Bài viết này giúp lập trình viên hiểu cách tích hợp GenAI và điều khiển robot thời gian thực trên một NPU duy nhất.

Digital Upgrade Brings Medium Format Camera Into The 21st Century

Một người đam mê tên Wenting đã phát triển digital back Sitina B220M cho máy ảnh phim Mamiya Super 23, sử dụng cảm biến 22 megapixel Kodak KAF-22000CE CCD khớp với khu vực film 120 nguyên bản. Xử lý số được thực hiện trên chip Xilinx Zynq 7010 SoC, kết hợp lõi Cortex-A9 với FPGA tích hợp. Dự án này là phiên bản thu nhỏ từ dự án máy ảnh mirrorless kỹ thuật số tùy chỉnh trước đó của Wenting. Giải pháp này mang công nghệ medium format vào kỷ nguyên số với chi phí hợp lý hơn so với việc mua máy medium format kỹ thuật số mới.

Lập trình viên nên đọc bài này để hiểu cách kết hợp FPGA và ARM Cortex-A9 SoC trong việc nâng cấp máy ảnh phim sang kỹ thuật số.

This modern N64 console brings the classic CRT look to my 4K TV

ModRetro's M64 mang trải nghiệm N64 cổ điển lên màn hình 4K hiện đại bằng cách mô phỏng hình ảnh CRT truyền thống. Công nghệ xử lý này giải quyết vấn đề đồ họa sọc hiển thị khi kết nối console cũ với TV độ phân giải cao. Mặc dù chưa hoàn hảo, thiết bị này tái tạo khá tốt hiệu ứng interlacing và độ trễ tín hiệu đặc trưng của màn hình CRT. Lập trình viên có thể học hỏi cách thuật toán xử lý hình ảnh có thể giữ nguyên tính hoài niệm mà vẫn tương thích với công nghệ mới.

Bài viết này giúp bạn hiểu cách mô phỏng màn hình CRT cổ điển trên TV 4K hiện đại để nâng cao trải nghiệm chơi game retro.