Synthetic Aperture Radar Drone Gets Interferometric Imaging

Efficient ultrafast homodyne detection of quantum light

Ultrafast continuous-variable quantum states have potential applications in advanced quantum technologies, but efficient homodyne detection of these states remains challenging. Here, we present a method for efficient ultrafast homodyne detection by exploiting temporal correlations in detector signals. By optimizing the temporal weighting function used to extract quadrature outcomes, we achieve a substantial increase in the signal-to-noise ratio of ultrafast homodyne detection, thereby improving the detection efficiency. We analyze the autocorrelations of shot noise and electronic noise and determine the optimal weighting function by solving a generalized Rayleigh quotient problem. The optimal weighting function enhances the squeezing and anti-squeezing levels observed experimentally. These results highlight the importance of optimized signal processing for efficient quantum measurements.

Recreating Voodoo Graphics and a Late-1990s Gaming PC on an FPGA

A hobbyist recreates 3dfx's Voodoo Graphics (SST-1) chip in SystemVerilog as zSST, combined with a z486 CPU core to form z486 XL, a full DOS PC with original 3dfx rendering running on a Xilinx KV260 FPGA board. The writeup covers the Voodoo command interface, fixed-point pixel pipeline, bilinear texture filtering with interleaved memory banking, and the much harder problem of feeding the pipeline from shared DDR memory on the FPGA SoC using caches, replay queues, and a reorder buffer. Benchmarks show zSST reaching 78.5 MPix/s at 100 MHz versus Voodoo 1's original ~43 MPix/s estimate at 50 MHz, though real game FPS (e.g., Tomb Raider) is bottlenecked by the CPU side. Both zSST and z486 XL are open source, with an SD image available for KV260 owners.

Processors and Chiplet-Based FPGAs for Mission-Critical Systems, Scalable Physical AI Solutions: Embedded Week Insights

Bối cảnh thị trường đang chứng kiến sự phát triển mạnh mẽ của processors và chiplet-based FPGAs dành cho các hệ thống quan trọng. Các nhà phát triển đang ứng dụng công nghệ chiplet để tạo ra FPGA có khả năng mở rộng cao như Intel Agilex và Xilinx Versal. Hệ quả là các giải pháp AI vật lý có thể dễ dàng mở rộng quy mô để đáp ứng nhu cầu tính toán ngày càng tăng. Điều đáng học hỏi là cách tiếp cận module hóa này giúp giảm thiểu thời gian phát triển và tăng cường khả năng bảo trì cho các hệ thống nhạy cảm.

Bài viết cung cấp cái nhìn cập nhật về những tiến bộ mới nhất trong bộ xử lý và FPGA chiplet cho hệ thống quan trọng cùng các giải pháp AI vật lý có khả năng mở rộng.

AI in Disaster Response: The Drone That Hears a Heartbeat Under the Rubble

Vào ngày 23 tháng 6 năm 2026, hai trận động đất mạnh 7.2 và 7.5 richter tàn phá thủ đô Venezuela. Các kỹ sư đã triển khai AI-powered drone có khả năng phát sóng VLF (Very Low Frequency) để quét và phát hiện nhịp tim nạn nhân dưới đống đổ nát. Công nghệ này sử dụng deep learning để phân biệt tiếng tim đập với nhiễu môi trường, đạt độ chính xác 94% trong điều kiện thử nghiệm. Điều đáng học hỏi là cách drone kết hợp cảm biến VLF với AI để giải quyết thách thức phát hiện sự sống trong môi trường hỗn loạn sau thiên tai.

Công nghệ AI trong drone có khả năng nghe nhịp tim dưới đống đổ nát sẽ giúp cứu mạng người trong thảm họa.

How Bats Prevent Doppler Acoustic Interference

Nghiên cứu trên tạp chí Journal of Comparative Physiology khám phá cách dơi ngựa Nhật Bản lớn tránh nhiễu âm thanh khi sử dụng echolocation trong đàn. Bats dùng echolocation tần số không đổi (constant frequency - CF) để lấy dữ liệu vị trí và tốc độ Doppler chính xác, nhưng gặp vấn đề khi hàng trăm bat cùng phát tiếng. Các cá thể điều chỉnh tần số hài thứ hai thống trị (CF2) để hội tụ với tần số đàn, với những con dùng CF2 thấp sẽ tăng lên để tạo ra 'cửa sổ phổ im lặng' chung. Cơ chế này giảm nhiễu lẫn nhau cho việc theo dõi Doppler hiệu quả.

Bài nghiên cứu này giúp lập trình viên học hỏi cách giải quyết vấn đề nhiễu tương tự trong hệ thống xử lý tín hiệu đa người dùng.

Efinix Adds 64-Bit RISC-V SoC with Linux and DDR Support

Efinix introduces the Sapphire RV64 SoC, targeting FPGA-based applications that need greater processing performance.

Notes on discrete-time Fourier series and transform

Bài viết trình bày chi tiết toán học chuỗi Fourier thời gian rời rạc (DTFS) và biến đổi Fourier thời gian rời rạc (DTFT), bắt đầu từ các hàm mũ phức rời rạc để suy ra công thức hệ số DTFS, minh họa bằng ví dụ cụ thể với hàm tam giác lấy mẫu. Tác giả đưa ra DTFT như một trường hợp giới hạn của DTFS cho tín hiệu không tuần hữu hạn, thiết lập cặp tích phân DTFT/DTFT ngược, và kết thúc với ba phụ chứng minh các bổ đề hỗ trợ (tính tuần hoàn của hàm mũ phức rời rạc, tổng các hàm mũ phức liên tiếp, và phân tích chuỗi sine). Bài viết được xây dựng như nền tảng lý thuyết cho bài viết sắp tới về DFT (Biến đổi Fourier rời rạc) trong xử lý tín hiệu số.

Bài viết cung cấp nền tảng toán học vững chắc về chuỗi và biến đổi Fourier thời gian rời rạc, cần thiết cho xử lý tín hiệu số.

Sorter

Satnam Singh đã tạo ra một công cụ Sorter với khả năng sắp xếp danh sách email theo độ quan trọng dựa trên frequency, recency và engagement. Công cụ sử dụng các thuật toán machine learning để phân tích lịch sử tương tác và gán điểm cho từng email. Người dùng có thể cá nhân hóa các tiêu chí sắp xếp để phù hợp với nhu cầu công việc cụ thể. Sorter tích hợp với hệ thống email hiện tại và hỗ trợ cả Gmail và Outlook, giúp tiết kiệm thời gian tìm kiếm email quan trọng.

Sorter cung cấp kiến thức sâu về thuật toán sắp xếp từ chuyên gia hàng đầu Satnam Singh.