#fpga

Efinix Titanium Edge FPGA family targets low-power edge AI and vision systems

Efinix ra mắt dòng FPGA Titanium Edge dành cho các ứng dụng AI biên (edge AI) và thị giác máy (machine vision) tiêu thụ điện năng thấp, dựa trên kiến trúc Titanium FPGA của hãng.

Là người phát triển phần mềm, bạn nên đọc bài này để hiểu cách FPGA như Efinix Titanium Edge có thể tối ưu hóa hiệu suất AI và xử lý hình ảnh trên thiết bị biên (edge) với tiêu thụ năng lượng thấp, giúp bạn tìm kiếm giải pháp hiệu quả hơn cho các ứng dụng thực tế.

Lua-programmable ELM11-Feather board puts Gowin GW1NR FPGA into Feather form factor (Crowdfunding)

BrisbaneSilicon giới thiệu ELM11-Feather trên Crowd Supply, bo mạch Feather tích hợp FPGA Gowin GW1NR-LV9 chạy softcore PicoRV32 RISC-V lên tới 75 MHz, lập trình được bằng Lua qua EmbluaOS. Bo mạch có debugger BL702, USB-C, sạc LiPo, 5 LED người dùng, giá 39 USD, dự kiến giao hàng vào tháng 11 năm 2026.

Nếu bạn đang tìm kiếm một giải pháp kết hợp lập trình dễ dàng với khả năng xử lý mạnh mẽ trên FPGA mà không cần phải học RTL-HDL, ELM11-Feather là lựa chọn lý tưởng để thử nghiệm các ứng dụng RISC-V trên môi trường phát triển thân thiện với Lua và IDE beta Arvore.

ao486: x86-compatible Verilog core implementing all features of a 486 SX (2014)

Bộ nhân ao486 là lõi Verilog tương thích x86, triển khai đầy đủ các tính năng của vi xử lý 486 SX.

Lập trình viên muốn thiết kế hệ thống tích hợp hoặc mô phỏng CPU x86 cao cấp nên tìm hiểu ao486 để hiểu rõ cách triển khai các tính năng đặc trưng của 486 SX trong mô hình Verilog, giúp tối ưu hóa kiến trúc và phát triển phần mềm hiệu quả.

Can you reverse engineer an ASIC?

Jane Street tung ra thử thách reverse engineer ASIC từ file GDS, yêu cầu người tham gia khôi phục netlist, xác định chức năng mạch, mô phỏng và tìm đầu ra chuỗi cụ thể. Bài tập khởi động về bộ cộng nhị phân đi kèm mã Verilog, netlist mức cổng và file GDS, cùng các công cụ mã nguồn mở miễn phí. Hạn chót nộp bài là 4/9/2026, và Jane Street sẽ tổ chức cuộc thi thiết kế chip tiếp theo.

Lập trình viên chuyên về phần mềm hoặc thiết kế phần cứng nên đọc bài này để hiểu cách chuyển đổi từ thiết kế vật lý (GDS) sang mô-đun logic (netlist) và ứng dụng kỹ thuật số như Verilog, giúp mở rộng kiến thức về từ thiết kế hardware đến triển khai phần mềm hiệu quả.

TinyNES Review – A Super Niche NES Console

TinyNES là một chiếc máy chơi game NES siêu nhỏ, mã nguồn mở, sử dụng chip CPU và PPU gốc (hoặc tương thích) của NES kết hợp với linh kiện hiện đại. Nó hỗ trợ video composite duy nhất, chưa có HDMI hay RGB (trừ phiên bản hiếm có chip PPU RGB), nhưng dự kiến sẽ có module RGB không cần hàn trong tương lai. Thiết bị nhắm đến những người đam mê retro muốn trải nghiệm phần cứng NES chính hiệu.

Nếu bạn là lập trình viên yêu thích hệ thống hardware NES và muốn khám phá cách tái hiện chính xác hành vi của CPU/PPU 6502 với các giải pháp vật lý thay vì emulation, TinyNES sẽ là nguồn tham khảo lý thuyết và thực hành về thiết kế hardware từ đầu.

Running DOOM On A Custom CPU Built From Scratch

Hai nhà phát triển đã thiết kế một CPU tùy chỉnh từ đầu ở cấp độ cổng logic, triển khai trên FPGA, rồi port thành công game DOOM chạy trên đó. Ban đầu chỉ đạt 0,7 FPS, nhưng sau khi tăng tốc độ xung nhịp, tối ưu bộ nhớ và điều chỉnh compiler, hiệu suất tăng lên 15-20 FPS. Dự án còn yêu cầu xây dựng các thiết bị ngoại vi như giao diện bàn phím, đầu ra HDMI và bộ định thời phần cứng, với mục tiêu đạt 30 FPS để trải nghiệm mượt mà.

Những kiến thức về kiến trúc CPU từ cơ bản đến thậm chí là thiết kế logic từ đầu sẽ giúp bạn hiểu rõ hơn về giới hạn và tiềm năng của hệ thống máy tính, từ đó có thể tối ưu hóa hiệu suất hoặc phát triển các giải pháp giải quyết vấn đề không chỉ trong game mà cả trong các ứng dụng thực tế.

Pros and Cons of MCU Hardware and Software Peripherals

Practical guidance for selecting the right MCU by balancing available CIPs with software implementations to reduce cost while meeting functionality.

Running DOOM on our Custom CPU and Going Viral

Tôi suýt bị bắt cóc bởi MIG khi đang bổ sung hỗ trợ DDR3 cho CPU tùy chỉnh của mình.

Lập trình viên nên đọc bài này vì nó kết hợp kỹ thuật thú vị về kiến trúc CPU, phần cứng và thách thức giải quyết vấn đề khi phát triển phần mềm hiệu năng cao, từ đó học cách tối ưu hóa hệ thống và ứng dụng của riêng mình.

Biggest Probabilistic Computer Turns Noise Into Answers

Các kỹ sư đã mở rộng máy tính xác suất lớn nhất lên 1 triệu p-bit, giúp giải quyết nhanh hơn và tiết kiệm năng lượng hơn các bài toán tối ưu hóa phức tạp trong thế giới thực.

Một lập trình viên nên đọc bài này để khám phá cách ứng dụng máy tính xác suất lớn có thể cải thiện hiệu quả giải quyết vấn đề phức tạp bằng cách tối ưu hóa tính toán dựa trên dữ liệu không xác định, giúp phát triển các giải pháp hiệu quả hơn trong các dự án AI, khoa học dữ liệu và hệ thống tự động hóa.

Microchip Releases Free VectorBlox 3.0 SDK

Microchip upgrades its VectorBlox Accelerator SDK with new capabilities to improve AI inference on PolarFire FPGA and SoC devices.

Liquid Instruments Unveils GenInst Studio for Custom Test Design

Liquid Instruments ra mắt GenInst Studio, một công cụ tích hợp AI cho phép kỹ sư thiết kế và triển khai các thiết bị đo lường tùy chỉnh trên phần cứng Moku.

Lập trình viên nên đọc bài này vì GenInst Studio cho phép họ tự thiết kế và tích hợp các thiết bị đo lường cá nhân hóa trên nền tảng Moku, giúp tiết kiệm thời gian phát triển và tối ưu hóa hiệu suất cho các ứng dụng điện tử phức tạp.

$50 Forgix board pairs Raspberry Pi RP2354 MCU with Trion T8 FPGA in Teensy form factor

Bảng phát triển Forgix của Adiuvo tích hợp vi điều khiển Raspberry Pi RP2354 (2MB flash) cùng FPGA Efinix Trion T8 theo chuẩn Teensy.

Những người phát triển có thể khám phá cách kết hợp mạnh mẽ giữa MCU và FPGA trong thiết bị Teensy để tối ưu hóa hiệu suất thực hiện các nhiệm vụ phức tạp như xử lý tín hiệu thời gian thực, xử lý ảnh hoặc điều khiển hệ thống tự động.

Linux Kernel Graphics Driver Proposed For GlandaGPU: An Open-Source Soft GPU Core

Leander Kieweg đề xuất một driver DRM cho GlandaGPU, một GPU lõi mềm (soft GPU core) mã nguồn mở chạy trên FPGA Cyclone V, hỗ trợ VGA 640x480@60Hz và có chế độ giả lập QEMU. Driver này có dưới 1.000 dòng code nhưng chưa rõ liệu kernel Linux có chấp nhận upstream một GPU lõi mềm không thương mại.

Lập trình viên muốn khám phá cách tích hợp một giải pháp GPU mềm tự tạo vào hệ thống Linux với quy trình chính thức và hiệu quả mới nhất.

GitHub - Wren6991/RISCBoy: Portable games console, designed from scratch: CPU, graphics, PCB, and the kitchen sink

RISCBoy là máy chơi game cầm tay mã nguồn mở hoàn toàn từ đầu, tích hợp CPU tương thích RISC-V (RV32IMC), pipeline đồ họa raster, bộ điều khiển hiển thị, bus fabric, bộ điều khiển bộ nhớ và layout PCB đầy đủ trong KiCad. Dự án sử dụng Verilog 2005 nhắm tới FPGA iCE40-HX8k với toolchain mã nguồn mở (Yosys, nextpnr, Project Icestorm) và đã vượt qua bộ kiểm thử tuân thủ RISC-V.

Để khám phá cách xây dựng một hệ thống vi xử lý từ đầu đến cuối với kiến trúc RISC-V, từ thiết kế logic cho đến PCB thực tế, giúp hiểu rõ hơn về quy trình phát triển hệ thống vi mô và ứng dụng của FPGA trong thiết kế máy tính.

A Look Inside A 1997 BBC Ceefax Generator

A teardown and exploration of a 1997 BBC Ceefax Inserter system, one of the early units used by regional UK TV stations to embed teletext data into analog broadcast signals. The hardware is built around a 486-class PC running MS-DOS 6.22 in a rackmount chassis with a custom backplane. Key components include two ISA cards: a PDC timing card featuring a Lattice CPLD/FPGA, and the inSERT Teletext Encoder card powered by a TI TMS34010 CPU with its own RAM and I/O, which directly mixes analog signals to insert Ceefax data into the TV signal.

ELM11-Feather Is a Feather-Compatible Board That Speaks Lua Natively

BrisbaneSilicon giới thiệu ELM11-Feather, bo mạch tương thích Feather chạy Lua gốc trên FPGA GOWIN với kiến trúc đa lớp (Lua cho ứng dụng, C cho driver, VHDL/SystemVerilog cho phần cứng). Bo mạch có 23 chân I/O cấu hình được, 1MB RAM, sạc LiPoly tích hợp, hỗ trợ phụ kiện FeatherWing và IDE Arvore hợp nhất toàn bộ ba lớp lập trình, giá 29 USD.

Là người lập trình viên muốn khám phá cách kết hợp logic hardware và ứng dụng mềm một cách linh hoạt, bạn nên đọc bài này để tìm hiểu về ELM11-Feather, một board tiên phong cho phép viết phần mềm trực tiếp bằng Lua và kết hợp với C hoặc VHDL/SystemVerilog để tối ưu hóa hiệu suất trong thiết kế hệ thống embedded.

QuadRF can spot drones and see WiFi through my wall

QuadRF is a handheld phased-array radio built on a Raspberry Pi 5 and an FPGA board, capable of visualizing the 4.9–6 GHz RF spectrum in augmented reality, tracking drones in flight, and detecting WiFi signals through walls. Created by a former SpaceX engineer who worked on Starlink's Dishy terminal, it streams I/Q data over the Pi's MIPI lanes at over 5 Gbps — a novel approach that outperforms USB. A basic kit is available on Crowd Supply for $499. The author tested a prototype with his father (a retired broadcast engineer), finding the hardware impressive despite a rough UI. The device is part of a larger vision for a Moon-scale antenna array capable of EME experiments.

Performance Improvements For Open-Source 80386

Bản tái triển khai FPGA mã nguồn mở z386 cho chip Intel 80386 vừa được cải thiện hiệu năng đáng kể nhờ bổ sung tính năng truy cập bộ nhớ sớm (early start memory access), tối ưu hóa hàng đợi lưu trữ, và xử lý nhánh sớm hơn, giúp tăng ~39% hiệu suất trên benchmark DOOM. Dù vậy, z386 vẫn chưa hoàn thiện, chạy chậm hơn 80386 gốc và chưa thể khởi động Windows.

Lập trình viên muốn khám phá cách tối ưu hóa hiệu suất cho các kiến trúc cổ điển như x86 trong môi trường FPGA, đặc biệt khi cần giải quyết vấn đề hiệu năng cho các ứng dụng yêu cầu độ chính xác cao và tính tương thích mở rộng.

AMD Versal Premium Gen 2 MoP adaptive SoC integrates 32GB LPDDR5X to shrink board footprint by 60%

AMD giới thiệu Versal Premium Gen 2 MoP SoC tích hợp sẵn 32GB LPDDR5X, giảm diện tích bo mạch tới 60% nhờ loại bỏ RAM ngoài. Ba mẫu mới (2VP3422, 2VP3522, 2VP3622) giữ nguyên lõi Cortex-A72/R5F và FPGA cao cấp, nhưng tăng băng thông bộ nhớ lên 288 GB/s và hỗ trợ PCIe Gen6, CXL 3.1 cùng 72 GTM2 transceiver.

Lập trình viên chuyên về thiết kế hệ thống tích hợp hoặc tối ưu hóa hiệu suất cần đọc để hiểu cách AMD Versal Premium Gen 2 MoP không chỉ là một giải pháp bộ nhớ tích hợp mà còn là một cách tiếp cận mới để giảm chi phí và diện tích PCB trong các ứng dụng đòi hỏi tốc độ cao như AI, xử lý video và mạng.

The Card That Made the Apple II Serious — Wise Owl

Bài viết phân tích sâu về cách mô phỏng thẻ Videx VideoTerm 80-column trên FPGA (dự án A2FPGA), tập trung vào giao diện thanh ghi và vai trò điều khiển thời gian của MC6845 CRT Controller, cũng như cơ chế độc đáo của slot 3 trên Apple II nhờ INTCXROM/SLOTC3ROM. Phần cứng FPGA triển khai VRAM, character ROM và logic kết nối trong khoảng 250 LUTs và 160 thanh ghi, tối ưu bằng cách lưu 128 ký tự và tạo video đảo ngược qua XOR thay vì dùng khối BSRAM thứ hai.

Những kiến thức về cách thiết kế và tối ưu hóa card emulation đặc biệt như Videx VideoTerm trên FPGA sẽ giúp bạn hiểu rõ hơn về cách tối ưu hóa tài nguyên hardware cho các giải pháp emulation phức tạp, đặc biệt khi làm việc với hệ thống cổ điển như Apple II.

Hackaday Europe 2026 – Building A Retro PC From Scratch

Jeroen Domburg (sprite_tm) presented at Hackaday Europe 2026 how he built a 1995-era MS-DOS gaming PC from bare components. His first attempt used an AMD Elan SC520 SoC paired with an FPGA and ESP32, but BGA soldering difficulties led to a redesign. The second build used a classic i486 DX4-100 or AM486DX5-133 CPU, a C&T F65545 VGA chip, an ECP5 FPGA handling most chipset logic, and an ESP32-S3 for peripherals. Modern SDRAM replaced period-correct memory for easier FPGA integration, and mechanical storage was eliminated. The project eventually booted to a DOS prompt, ran benchmarks and games like Commander Keen, and was packaged into a portable unit called the Vapourdeck.

Visualize radio signals with Raspberry Pi 5-based QuadRF 4x4 MIMO software-defined radio tile (Crowdfunding)

QuadRF là một thiết bị SDR 4x4 MIMO dựa trên Raspberry Pi 5 và FPGA Lattice ECP5, hoạt động như camera RF thời gian thực. Nó hiển thị tín hiệu radio 4,9–6,0 GHz dưới dạng lớp phủ AR 30 FPS trên iOS/Android/desktop, tương thích với GNU Radio, SoapySDR và ZeroMQ, mã nguồn mở GPLv2. Các module có thể ghép nối thành mảng phased array cho liên lạc EME, thiên văn vô tuyến, vệ tinh LEO và mạng mesh, khởi động crowdfunding 100.000 USD, giá từ 499 USD, dự kiến giao hàng vào tháng 9/2026.

Lập trình viên nên đọc bài này để khám phá cách kết hợp FPGA và Raspberry Pi 5 tạo ra một hệ thống định hướng sóng vô tuyến tiên tiến, giúp phát triển ứng dụng SDR (Software-Defined Radio) đa kênh MIMO hiệu quả cho các dự án nghiên cứu, phát triển phần mềm và ứng dụng thực tế như truyền thông vệ tinh, radar hoặc hệ thống truyền thông mesh.